帖子: 用AM3358+TPS65217C方案做的板子无法启动，什么原因？
用AM3358+TPS65217C方案做了10片板子，只有四片能从TF卡启动，其中两片正常启动，正常启动后开关电源输出电流约0.38A；另外两片上后要过20几秒才开始启动，启动前开关电源输出电流0.12A，20多秒后串口有打印信息，系统开始启动，启动后开关电源输出电流也是0.38A左右。原理图完全参考BBB的设计，TPS65217C输出的各组电压全部正常。问题1：请问为什么有两片上电后经过20多秒才...
View Article帖子: RE: C5535 HWAFFT问题
终于自己找到原因了TMS320C5535/34/33/32 Fixed-Point DSP Silicon Errata 这个手册中的这句话：The data and scratch buffers can be located in word addresses greater than 0x10000, but the buffers must not cross 16-bit address...
View Article帖子: 关于NDK的使用一些问题
我安装了ccs5.3 下载安装ndk2.0，，编译helloWorld 出现错误，用的是C6455gmake: *** No rule to make target `C:/ti/ccsv5/eclipse/NDK_INSTALL_DIR/packages/ti/ndk/lib/c64plus/hal/hal_timer_bios.lib', needed by...
View Article帖子: RE: BT.1120 内同步采集怎么设置SAV/EAV才能采集到图像
Sean，请不要简化，所有的SAV/EAV信息都提供出来给DM816x。DM816x需要标准的SAV/EAV。
View Article帖子: RE: DM8168 DEI link中SCALAR的缩放比例最大能达到多少？
DeiLink使用 IOCTL_VPS_SC_SET_LAZY_LOADING只能显示一半，你们是怎么解决的了？
View Article帖子: EVMK2H内核编译如何添加u盘自动检测功能
刚买的evmk2h评估板，自带的内核和文件系统不支持u盘的自动检测，请问需要配置哪些选项，能使内核增加u盘自动检测功能？谢谢！
View Article帖子: 关于compiler 7.4.0
ti_cgt_c6000_7.4.0_setup_win32.exe 下载后安装时，屏幕闪一下，什么也没有，根本就没有安装，不知何故？
View Article帖子: 关于C6678多核DSP的compiler 7.4 安装问题和VLFFT程序
下载ti_cgt_c6000_7.4.0_setup_win32.exe后，双击安装时，屏幕闪一下，什么也没有，根本就没有安装，不知何故？另外，想要一份VLFFT程序，不知到何处去找？
View Article帖子: RE: DSP运行过程的一些问题？
我下载了compiler7.4即ti_cgt_c6000_7.4.0_setup_win32.exe，双击安装时，只是屏幕闪了一下，就什么也没有了，根本没有安装，不知何故？
View Article帖子: RE: K2 只使用ddrb 修改uboot
uboot就是按照这个文档修改的EVM板是把ddr3A_remap_EN拉高的，我们的板子：DDR3A使用不了，我就把ddr3A_remap_EN给拉低了UBOOT网络就不通了。将修改后的uboot在EVM板上跑，就没有问题。请问是否是由于ddr3A_remap_EN 引脚的对内存分配问题，导致网络驱动异常
View Article帖子: RE: Ubifs文件系统的制作和启动
利用工具将文件系统[arago-base-tisdk-image-am335x-evm.tar.gz]生成ubi.img，文件大小是45.5M不是25M；通过这个帖子http://www.deyisupport.com/question_answer/dsp_arm/sitara_arm/f/25/t/62170.aspx将相关文件烧入nand中，其中nandecc hw...
View Article帖子: RE: 6747 uart dma 发送
您好，我想通过6747的UART定时的接收约50字节的数据进行处理,6747UART的FIFO只有16字节，这是说我只能在16字节以内设置门限触发中断，有没有方法可以一次接收完所有字节后触发cpu中断，谢谢！
View Article帖子: RE: MSM的cache一致性维护问题
Andy，希望继续向你请教一些问题，还望多多指教；在6678的多核访问中，core1要对core0的L2中的内容进行更新操作时，core0的L2控制器会根据被更新数据的地址判断相应的地址 是否在core0的L1D CACHE中，如果在L1D CACHE中，硬件会自动将更新的数据拷贝一份到L1D CACHE中。当Core0重新对L2中的这部分数据进行处理的时候，如果要读取的数据已经在L1D...
View Article