Quantcast
Channel: 数字信号处理器 (DSP) & ARM® 微处理器
Viewing all articles
Browse latest Browse all 21822

帖子: RE: 8148 NAND uboot 烧写完成1st uboot但没运行起来

$
0
0

Chris Meng

运行了CCS的程序之后,

*********************************************************
Byte level Slave Ratio Search Program Values
*********************************************************
BYTE3 BYTE2 BYTE1 BYTE0
*********************************************************
Read DQS MAX 69 69 6c 6b
Read DQS MIN 5 9 a 0
Read DQS OPT 37 39 3b 35
*********************************************************
Read DQS GATE MAX 14a 14b 140 143
Read DQS GATE MIN 11 11 0 0
Read DQS GATE OPT ad ae a0 a1
*********************************************************
Write DQS MAX 8a 8c 7d 7f
Write DQS MIN 0 0 0 0
Write DQS OPT 45 46 3e 3f
*********************************************************
Write DATA MAX b3 ac af b0
Write DATA MIN 47 47 4a 46
Write DATA OPT 7d 79 7c 7b
*********************************************************

===== END OF TEST =====

我的改动如下

#define DDR3_PHY_RD_DQS_CS0_BYTE0 ((emif == 0) ? 0x39 : 0x35)
#define DDR3_PHY_RD_DQS_CS0_BYTE1 ((emif == 0) ? 0x37 : 0x3b)
#define DDR3_PHY_RD_DQS_CS0_BYTE2 ((emif == 0) ? 0x38 : 0x39)
#define DDR3_PHY_RD_DQS_CS0_BYTE3 ((emif == 0) ? 0x36 : 0x37)

#define DDR3_PHY_WR_DQS_CS0_BYTE0 ((emif == 0) ? 0x3f : 0x3f)
#define DDR3_PHY_WR_DQS_CS0_BYTE1 ((emif == 0) ? 0x40 : 0x3e)
#define DDR3_PHY_WR_DQS_CS0_BYTE2 ((emif == 0) ? 0x43 : 0x46)
#define DDR3_PHY_WR_DQS_CS0_BYTE3 ((emif == 0) ? 0x46 : 0x45)

#define DDR3_PHY_RD_DQS_GATE_CS0_BYTE0 ((emif == 0) ? 0x9f : 0xa1)
#define DDR3_PHY_RD_DQS_GATE_CS0_BYTE1 ((emif == 0) ? 0xa2 : 0xa0)
#define DDR3_PHY_RD_DQS_GATE_CS0_BYTE2 ((emif == 0) ? 0xb0 : 0xae)
#define DDR3_PHY_RD_DQS_GATE_CS0_BYTE3 ((emif == 0) ? 0xab : 0xad)

#define DDR3_PHY_WR_DATA_CS0_BYTE0 ((emif == 0) ? 0x7e : 0x7b)
#define DDR3_PHY_WR_DATA_CS0_BYTE1 ((emif == 0) ? 0x7f : 0x7c)
#define DDR3_PHY_WR_DATA_CS0_BYTE2 ((emif == 0) ? 0x80 : 0x79)
#define DDR3_PHY_WR_DATA_CS0_BYTE3 ((emif == 0) ? 0x7d : 0x7d)

在编译uboot时出错了,错误提示

#define DDR3_PHY_RD_DQS_CS0_DEFINE 
#define DDR3_PHY_WR_DQS_CS0_DEFINE 
#define DDR3_PHY_RD_DQS_GATE_CS0_DEFINE
#define DDR3_PHY_WR_DATA_CS0_DEFINE 

之前的这几个宏没有了,也就是我的uboot源码没有用到BYTE0.1.2....

如果这样的话是我ezsdk问题吗,版本是ezsdk_dm814x-evm_5_05_02_00_setuplinux


Viewing all articles
Browse latest Browse all 21822

Trending Articles