帖子: RE: 请问tms320vc33的jtag口的信号（trst、 tms、emu0、 emu1、 tck）满足什么时序关系才能进入仿真模式？

TRST应该是拉高吧？TRST低电平是复位有效。进入仿真模式跟TMS信号没有关系吗？

因为我们的设计在很早以前，TRST信号没有外接下拉电阻，现在想了解一下，没有连接仿真器，正常工作时，TRST受到干扰能不能进入仿真模式。

从我们的实验看，在电路正常工作时，在TRST加3v的电平，DSP工作仍正常。

由于在tms320vc33手册上查不到进入仿真模式的信号时序关系，我们从IEEE1149.1了解到，当TRST低电平或者TMS维持5个周期低电平时，TAP进入测试复位状态。在该状态下，TMS被tck上升沿采到低电平就进入测试模式。

不知道tms320vc33是否进入仿真模式的时序与以上描述一致，希望您能帮忙确认一下，很着急！

谢谢！！！